(19) 日本国特許庁 (JP)

四公開特許公報 (A)

OL

(11) 特許出願公開番号

特開平8-97070

(43) 公開日 平成8年(1996) 4月12日

(51) Int. C1. 6

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 1 G

4/12 352

3 0 1 C 7924-5 E 4/30

(全12頁)

(21) 出願番号 (22) 出願日

森杏請求 未請求 請求項の数2 特顯平6-227867

平成6年(1994)9月22日

(71) 出版人 000006633 京セラ株式会社 O 22

京都府京都市山科区東野北井ノ上町5番地

(72) 発明者 橋本 浩一

鹿児島県国分市山下町1番1号 京セラ株式 会社鹿児島国分工場内

(72) 発明者 西 幸宏

鹿児島県国分市山下町1番1号 京セラ株式 会社應児島国分工場内

(72) 発明者 厚地 孝

鹿児島県国分市山下町1番1号 京セラ株式


会社鹿児島国分工場内


(54) 【発明の名称】セラミックコンデンサ

(57) 【要約】

【構成】 誘電体磁器層と長方形状の内部電極25 a、25 bとを交互に積層して形成されたコンデンサ部26を有す るチップ本体24と、チップ本体24の主面上に形成された 一対の基板用電極27a、27bとを有し、その一対の基板 用電板27a、27bと内部電板25a、25bとが内部電極の 引出部28a、28bでもって接続されて成るセラミックコ ンデンサ23において、内部電極25a、25bの短辺の長さ Aと長辺の長さをBとの比A/Bを 0.5以下とするとと もに、引出部28a、28bを内部電極25a、25bの長辺の ほぼ中央部に配設し、かつ引出部の幅CをO<C<B/ 2とする。

【効果】 コンデンサに生じるインダクタンスを非常に 小さく抑制でき、高速化された回路モジュールにおいて もノイズ発生による電圧レベルの変動に起因する誤動作 を引き起こさない、極めて低インダクタンスのセラミッ クコンデンサが得られる。





【特許請求の範囲】

【請求項1】 誘電体磁器層と長方形状の内部電極とを 交互に相関して形成されたコンデンサ部を有するチップ 本体と、該チップ本体の主面上に形成された一対の基板 用電極とを有し、該一対の基板用電極と前記内部電極と が内部電極の引出部でもって接続されて成るセラミック コンデンサにおいて、前記内部電板の短辺の長さAと長 辺の長さをBとの比A/Bを0.5以下とするととも に、前記引出部を内部電極の長辺のほぼ中央部に配設 し、かつ引出部の幅でを0<CCB/2としたことを特 10 酸とするセラミックコンデンサ。

[請求項2] 誘電体盤器層と長方形状の内部電極と 交互に傾向して形成されたコンデンサ部を有するチップ 本体と、該チップ本体の主面に形成された一対の基板 用電極とを有し、該一対の基板用電極と前記内部電極と がピアホールでもって接続されて成るセラミックコンデ ンサにおいて、前記内部電極の短辺の長さAと長辺の長 さをBとの比A/Bを0.5以下とするとともに、前記 ピアホールを内部電極の及辺のほぼ中央部に配設し、か つピアホールの怪Dを0くD<B/2としたことを特徴 20 とするセラミックコンデンサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野1 本売明は、コンデンサ部と外部の 電気回路基板の配線に接続するための基板用電極とを有 するセラミックコンデンサに関し、詳細には、非常に高 建でスイッチングする大型コンピュータ等の回路モジュ ールに組み込まれる、低インダクタクスのセラミックコ ンデンサに関するものである。

[0002]

【従来の技術】従来、面実装タイプのセラミック(磁 器) コンデンサとしては、特開昭59-914号等に開示され たチップ型積層セラミックコンデンサが知られている。 [0003] 図6 (a) および (b) はそのようなチッ プ型コンデンサの構成を示すもので、同図 (a) は横断 面図であり、 (b) は縦断面図である。図6 (a) およ び (b) に示したチップ型コンデンサ1は、誘電体磁器 からなるチップ本体2の内部に、第1パターンの内部電 極3aと第2パターンの内部電極3bとが誘電体磁器を 介して交互に積層されてコンデンサ部(容量発生部) 4 40 が形成されている。チップ本体2の左右の端面には、外 部の電気回路基板の配線に接続するための基板用電極と しての端子電極5a、5bが形成され、内部電極3a、 3 bの一端がそれぞれ接続されている。そして、端子電 極5a、5bが半田等で回路基板の配線と接続されて面 寒抜される。

【0004】このようなチップ型コンデンサ1において は、図6(a)において端子電極に直交する方向の内部 電極の長さEと端子電極に平行な方向の内部電極の長さ Fとの比E/Fが大きぐなる程、インダクタンスが大き 50カ比E/Fが大きぐなる程、インダクタンスが大き 50カ間した第1の内部電極[5aおよび第2の内部電極[5

くなることが知られている。図6に示した従来のチップ 型コンデンサ1では、E/Fが通常 1.5以上と大きかっ たためインダクタンスが 1.0n H以上と大きくなってい **

[0005] これに対し、コンピュータ等の非常に高速 でスイッチングする集積回路モジュールにおいては、コ ッデンサのインダクタンスが大きくなるとノイズ発生に よる電圧レベルの変動に起因する回路の誤動作が生じる おそれがある。従って、上配構成の従来のチップ型セラ ミックコンデンサ1では、そのような集積回路に適用で きないという問題点があった。

【0006】近年、このようなノイズ発生による電圧レ ベルの変動に起因する回路の誤動作を防止するべく、例 えば図7 (a) および (b) にそれぞれ横断面図および 縦断面図で示すような構成のセラミックコンデンサ6が 開発されている。なお、同図において図6と同様の箇所 には同じ符号を付してある。このセラミックコンデンサ 6は、内部電極3a、3bの端子電極に直交する方向の 長さEと端子電極に平行な方向の長さFとの比E/Fを 0.5~ 0.7とすることにより、発生するインダクタンス を 0.7n H程度に抑制することができるものである。 【0007】また、特開昭56-94720号には、図8に縦断 面図で示すような構成のセラミックコンデンサ7が開示 されている。このセラミックコンデンサ7においては、 誘領体磁器からなるチップ本体8の内部に、第1の内部 電極9aと第2の内部電極9bとが誘電体磁器を介して 交互に垂直方向に形成されてコンデンサ部10が形成され ている。そして、第1の内部電極9aおよび第2の内部 電板9 bは、それぞれ同じ側の端部において第1の端子 30 電極11aおよび第2の端子電極11bに接続されている。 なお、12は第1の端子電極Ilaと第2の端子電極Ilbと を電気的に絶縁するための絶縁層である。このような構

成として、内部電極を流れる電流が、誘電体磁器層を介

して隣接する対向した第1の内部電極9aおよび第2の

内部電極9b中を反対方向に流れるようにし、それによ

り内部電極中を流れる電流に付随する誘導磁場を相殺し

て相互インダクタンスを減少させるものである。
[0008]さら、特公平4-70764 号には、図9に横断面図で示さような構成のセラミックコンデンサ13が間示されている。このセラミックコンデンサ13においては、誘電体磁器からなるチップ本体140第1の角へ向かって延びて外部に露出する耳片部と本体部とを有する第1の内部電積15 と、誘電体磁器の第2の角へ向かって延びて外部に露出する耳片部と本体部とを有する第2の内部電積15 とが誘電体磁器を介して交互に積層されてコンデンサ18を形成している。そして、各年の常電機を流れる電流が、誘電体磁器層を介して関極15 つめ対向した第1の内部電種15 a および第2の内部電種15 の対向した第10 内的電種415 a および第2の内部電種15 の対向した第10 内的電種15 a および第2の内部電種15

b中をほぼ反対方向に流れるようにし、それにより内部 電極中を流れる電流による磁界を相殺して相互インダク タンスを減少させるものである。

【0009】さらにまた、特開平5-326317号には、図10 (a) および (b) にそれぞれ分解斜視図および横断面 図で示すような構成のセラミックコンデンサ17が開示さ れている。なお、同図(b)では図の中央付近の破断線 の両側で異なる断面を表わしている。このセラミックコ ンデンサ17においては、誘電体磁器層18に第1の内部電 極19aと第2の内部電極19bとが交互に形成されてい て、各内部電極19a、19bには、その有効電極部分より 幅が狭い引出部20a、20b (同公報中の実施例では有効 電極部分の幅 1.0mmに対して幅 0.5mm) が対向する 端面に向かって形成されている。そして、これらを積層 してコンデンサ部21が形成されており、引出部20a、20 bはそれぞれの端部で外部電極22a、22bに接続されて いる。このような構成とすることにより、電気的特性等 を変えずに内部電極材料の使用を減らすことが可能にな ってコストを抑えることができるものである。

[0010]

【発明が解決しようとする課題】しかしながら、上記図 7に示したセラミックコンデンサ6においても、図6に 示したセラミックコンデンサ1と同様にインダクタンス が 0.7n H程度と比較的大きいため、やはりノイズ発生 による電圧レベルの変動に起因する回路の誤動作が生じ るおそれがあった。

【0011】また、特開昭56-94720号に開示されたセラ ミックコンデンサイには、大容量を得るために内部電極 9 a、9 b および誘電体磁器層の積層数を増加すると、 各内部電極に接続させる端子電極11a、11bもそれに応 30 じて数多くかつ交互に極めて近接させて配置しなければ ならず、しかも各端子電極11a、11b間を絶縁した上で 第1の端子電極11a同士および第2の端子電極11b同士 を接続する必要があるので、構造が非常に複雑となって しまうという問題点があった。また、各内部電極9 a、 9 b を回路基板に対して垂直に配置するためコンデンサ 7本体の高さが高くなってしまい、電子回路用の電子部 品として小型化の要求に応じることが難しいという問題 点もあった。さらに、静電容量との関係で内部電極の長 さの比E/Fを小さくすることに限界があるため、自己 40 インダクタンスが大きくなってしまうという問題点もあ

【0012】さらに、特公平4-70764 号に開示されたセ ラミックコンデンサ13にも、隣接する対向した内部電極 15aおよび15b中を反対方向に流れる電流により相互イ ンダクタンスは小さくなるものの、そのような効果を維 持しつつ内部電極15a、15bの縦横比を小さくすること が静電容量との関係で難しいため、自己インダクタンス が大きくなってしまうという問題点があった。

たセラミックコンデンサ17では、インダクタンスの低減 は考慮されておらず、内部電極19a、19bの端子電極22 a、22bに直交する方向の長さEと端子電極に平行な方 向の長さFとの比E/Fが大きいために自己インダクタ ンスが大きく、また、相互インダクタンスも小さくなら ないという問題点があった。

【0014】本発明は、上記事情に鑑みて本発明者等が 鋭意研究を進めた結果完成されたもので、その目的は、 製造が容易で小型化の要求に対応可能な、低インダクタ 10 ンスのセラミックコンデンサを提供することにある。

[0015]

【課題を解決するための手段】本発明の請求項1に係る セラミックコンデンサは、誘電体磁器層と長方形状の内 部電極とを交互に積層して形成されたコンデンサ部を有 するチップ本体と、該チップ本体の主面上に形成された 一対の基板用電極とを有し、該一対の基板用電極と前記 内部電極とが内部電極の引出部でもって接続されて成る セラミックコンデンサにおいて、前記内部電極の短辺の 長さAと長辺の長さをBとの比A/Bを0.5以下とす 20 るとともに、前記引出部を内部電極の長辺のほぼ中央部 に配設し、かつ引出部の幅Cを0<C<B/2としたこ とを特徴とするものである。

【0016】また、本発明の請求項2に係るセラミック コンデンサは、誘電体磁器層と長方形状の内部電極とを 交互に積層して形成されたコンデンサ部を有するチップ 本体と、該チップ本体の主面上に形成された一対の基板 用電極とを有し、該一対の基板用電極と前記内部電極と がピアホールでもって接続されて成るセラミックコンデ ンサにおいて、前記内部電極の短辺の長さAと長辺の長 さをBとの比A/BをO. 5以下とするとともに、前記 ビアホールを内部電極の長辺のほぼ中央部に配設し、か つピアホールの径Dを0<D<B/2としたことを特徴 とするものである。

[0017]

[作用] 本発明のセラミックコンデンサは、誘電体磁器 層と長方形状の内部電極とを交互に積層して形成された コンデンサ部において、内部電極の短辺の長さをAとし 長辺の長さをBとしたときの比A/Bを 0.5以下とする ことにより内部電極中を流れる短辺方向の電流について は十分に低い自己インダクタンスを達成できるので、セ ラミックコンデンサに生じるインダクタンスを 0.1n H 以下に抑制することができる。

【0018】また、本発明のセラミックコンデンサで は、内部電極の長辺のほぼ中央部に配設した、長辺に比 して十分に幅の狭い引出部もしくはピアホールでもって 内部電極と外部電極との接続を行なうので、相対する内 部電極中を流れる長辺方向の電流がほぼ逆向きに流れる ようになる。そのため、相互インダクタンスを相殺する ことができて、セラミックコンデンサに生じるインダク 【0013】さらにまた、特開平5-326317号に開示され 50 タンスをより一層抑制することができる。

【0019】従って、本発明によれば、これらの作用効果により総合的に極めて低インダクタンスのセラミック コンデンサとなり、非常に高速化された回路モジュール においてもノイズ発生による電圧レベルの変動に起因す る顔動作を引き起こさないセラミックコンデンサを提供 することができる。

[0020] しかも、製造が簡単なため量産性にも優れていることから、安価な低インダクタンスのセラミックコンデンサを提供することができる。

[0021] さらに、本発明の前収収2に係るセラミックコンデンサでは、チップ本体の内部電極と平行な主面と、すなわち底面のみに一対の基板用電板を内部電板と平行になるように形成して基板用電板が互いに対向しない構成とし、この基板用電板とそれに接続される内の電電とをピアホールを介して接続することにより、チップ本体の端面に互いに基板用電板を対向配限した場合に比べて基板用電板側的相互インダクタンスも低減できるため、セラミックコンデンサに生じるインダクタンスをより一層低減する効果も有している。

[0022]

【実施例】以下、本発明のセラミックコンデンサを実施例に基づいて詳述する。図1 (a) および (b) は本発明の請求項1 に係るセラミックコンデンサの構成例を示すもので、同図 (a) はセラミックコンデンサ23の横断面図であり、図の中央付近の破断線の両側で異なる断面を表わしている。また、同図 (b) は基板用電板に直交する面での破断面図である。

【0023】これらの図において、24はコンデンサ部を有するチップ本体であり、多数の誘電体磁器問を税間して構成されている。このチップ本体24内には、チップ本 424を構成する誘電体磁器層の間に長方形状の内部電極25a、25bを介装してコンデンサ部26を形成している。ここで、図1(a)におけるAは扱方形状の内部電極25a、25bの短辺の長さを示している。そして、本発明のセラミックコンデンサ23においては、内部電極25a、25bの短辺と長辺の長さの比A/Bを0.5以下としている。

[0024] また。チップ本体24の側面には、外部の電 気回路基板の配線に接続するための一対の基板用電極27 a、27bを形成している。この一対の基板用電極27。 27bは、チップ本体24の対向する2つの主面(側面)の みに形成してもよいし、一部をその主面から他の主面に 回り込ませて形成してもよい。例えば、底面となる主面 に基板用電極27a、27bを回り込ませて形成することに より、面実装型のセラミックコンデンサとすることがで きる。

【0025】そして、長方形状の内部電極25a、25bの 長辺のほぼ中央部には、基板用電極27a、27bと内部電 框25a、25bとを接続するための引出部28a、28bを配 設しており、その引出部28a、28bの幅をCとしたと き、0くC<B/2となるように設定している。なお、引出部28a、28bの長さ、すなわち内部電程25a、25b から基板用電程27a、27bまでの長さは、必要とするコンデンサの容量や寸法、インダクタンス等にないて適宜設定するが、可能な範囲下短く設定することがインダクタンスを低くできるという点で好ましい。このような引出第28a、28bは、それぞれ内部電程25a、25bを形成する際に、その長辺のほぼ中央部を延設することによって容易に形成できる。

(0026) このようなセラミックコンデンサ23における充電電流や放電電流などの内部電極25a、25b中を流れる電流の向きを、図2に基づいて説明する。

[0027] 図2 (a) ~ (c) は、図1に示した本発明のセラミックコンデンサ23の内部電報25 a、25 b 中を流れる電流の向きを示す機断面図ならびに基板用電幅27 a、27 b に 車子なる面での機断面図および基板用電電27 a、27 b に 平行な面での機断面図であり、図1 と同様の箇所には同じ符号を付してある。これらの図においては、電流の両きとして、一方の基板用電幅27 a から引起、電流の両きとして、一方の基板用電幅27 a から引起

- は、電流の向きとして、一方の基板用電極27aから引出 の 第28a および内衛電配行名を通か、3個保体磁器層を介し て内部電極25bから引出部28bを通って他方の基板用電 複27bへと流れる場合を示している。そして、図中の実 線の矢印は基板用電極72から引出形28aを通って内部 電極25aの中を流れる電流の主な向きを表わし、破 線の 矢印は内部電極25bの中を流れて引出部28bを通って表 板用電極27bへと流れる電流の主な向きを表わしてい る。なお、電流がこれとは逆に基板用電極27bから基板 用電極27aへと流れる場合には、各々の矢印の向きは逆 向きとなる。
 - 【0028】 本発明の構成のセラミックコンデンサ23に おいては、図2(a)に示したように、基板用電優27a から幅の数い引出部28aを通って内南電棚25aの長辺の ほぼ中央部に流入した電流は、長辺方向に拡がるように 拡散して内部電極25a中を流れる。そして、誘電外倍器 層を分して内部電極25bへ流れた電流は、縄の変い引出 部28bへ向かって集中するように内部電極25b中を流 れ、引出幣28bを通って基板用電極27bへと流れる。 【0029】このような情報の流れは、内部電極25a、 「0029〕このような情報の流れは、内部電極25a、
- 25 bの短辺方向に見た場合は、図2(b)に示したよう
 40に、誘電体磁器扇を挟んで相対した内部電極55aと56
 とで全体としてほぼ同方向になる。この場合は、内部電極55a、25 b間の相互インダクタンスは低減されない。
 しかし、内部電極55a、25 b の超辺と長辺の長さの比A
 /Bを 0.5以下としているために、自己インダクタンス
 を十分に小さくすることができる。

[0030] これに対して、電流の流れを内部電極25 a、25bの長辺方向に見た場合は、図2(c)に示した ように、誘電体磁器層を挟んで相対した内部電極25aと 25bとで全体としてほば反対方向になる。そのため、内 50 部電極25a、25b間に発生する相互インダクタンスを相 殺することができる。

【0031】従って、以上のように構成されたセラミックコンデンサ23では、長方形状の内部電極25 a、25 bの 超辺と長辺の長さの比を 0.5以下とし、さらに落板用電極27 a、27 bと内部電極25 a、25 bの長辺のほぼ中央部に配設した幅の狭い引出部28 a、28 bで接続する構造さすることにより、内部電極35 a、25 bの程辺方向の電波の流れによる自己インダクタンスを低減でき、かつ長辺方向の電流の流れによる相互インダクタンスを低減でき、かつ長辺方向の電流の流れによる相互インダクタンスを非常に低く増加することができ、非常に高速でスイッチングする回路モジュールに使用した場合においても、ノイズ発生による電圧レベルの変動に起因する回路の誤動作を生じることがなくなる。

[0032] 次に、図3(a)~(c) は本発明の請求 項2に係るセラミックコンデンサの構成例を示すもの で、同図(a) はセラミックコンデンサ29の機断面図で あり、図の中央付近の破断線の両値で異なる断面を表わ している。また、同図(b) は縦断面図であり、同図 (c) は底面図である。

【0033】これらの図において、30はコンデンサ部を有するチップ本体であり、多数の誘電体磁器層を積層して構成されている。このチップ本体30内には、チップ本体30を構成しまれている。ここで、図3(a)における人も投方形状の内部電極31a、31bを介装してコンデンサ部32を形成している。こで、図3(a)における人も投方形状の内部電極31a、31bの短辺の長さを示し、Bも同じく長辺の長さを示している。そして、このセラミックコンデンサ29においても、内部電極31a、31bの短辺と長辺の長さの比A 30 分をで、5以下としている。

【0034】また、チップ本体30の底面には、外部の電気回路基板の配線に接続するための一対の基板用電極33a、33bを形成している。この一対の基板用電極33aは、図示したようにチップ本体30の1つの主面(底面)のみに形成してもよいし、一部をその主面から他の主面に回り込ませて形成してもよい。また、必要とする電極形状に応じて底面の一部のみに設けてもよく、その一部から他の主面に回り込ませたものとしてもよい。

して絶縁している。また、ビアホール34 a、34 b の幅を Dとしたとき、0 < D < B / 2 となるように設定してい る。なお、ビアホール34 a、34 b o 内 6 電報31 a、31 b 内での位置、すなわち内部電報31 a、31 b の長辺からビ アホール34 a、34 b までの距離は、必要とするコンデン サの容量や寸法、インダクタンス等に応じて適宜設定す るが、可能な範囲で短く設定することが、インダクタン スを低くできるという点で好ましい。

【0036】このようなセラミックコンデンサ29における充電電流や放電電流などの内部電極31a、31b中を流れる電流の向きを、図4に基づいて説明する。

[0037] 図4 (a) ~ (c) は、図3に示した本発 ·明のセラミックコンデンサ29の内部電極31a、31b中を 流れる電流の向きを示す横断面図ならびにピアホール34 a、34bを通る断面での縦断面図およびその断面に直交 する面での縦断面図であり、図3と同様の箇所には同じ 符号を付してある。これらの図においては、電流の向き として、一方の基板用電極33aからピアホール34aおよ 75内部電極31aを通り、誘電体磁器層を介して内部電極 31bからピアホール34bを通って他方の基板用電極33b 20 へと流れる場合を示している。そして、図中の実線の矢 印は基板用電極33aからピアホール34aを通って内部電 極31aの中を流れる電流の主な向きを表わし、破線の矢 印は内部電極31bの中を流れてピアホール34bを通って 基板用電板33bへと流れる電流の主な向きを表わしてい る。なお、電流がこれとは逆に基板用電極33bから基板 用電極33aへと流れる場合には、各々の矢印の向きは逆 向きとなる。

(0038]本発明の構成のセラミックコンデンサ29に 目 おいても、図4(a)に示したように、基板用電極33a からピアホール34aを通って内部電極31aの長辺のほぼ 中央部に強入した電流は、長辺方向に拡がるように拡散 して内部電極31a中を流れる。そして、誘電体磁器層を 介して内部電極31bへ流れた電流は、ピアホール34bへ 向かって集中するように内部電極31b中を流れ、ピアホ ール34bを通って基板用電極33bへと流れる。

[0039] このような電流の流れは、内部電極31a、31bの短辺方向に見た場合は、図4(b)に示したように、誘電体磁器限を挟んで相対した内部電極31aと31b0とで全体としてほぼ同方向になる。この場合は、内部電極31a、31b間の相互インダクタンスは低減されない。しかし、内部電極31a、31bの超辺と長辺の長さの比A/Bを0.5以下としているために自己インダクタンスを十分に小さくすることができる。

[0040] これに対して、電流の流れを内部電極31 a、31bの長辺方向に見た場合は、図4(c)に示したように、誘電体磁器層を挟んで相対した内部電極31aと31bとで全体としてほぼ反対方向になる。そのため、内部電極31a、31b間に発生する相互インダクタンスを相殺することができる。

【0041】従って、以上のように構成されたセラミックコンデンサ29では、長方形状の内部電極31a、31bの短辺と長辺の長さの比を 0.5以下とし、さらに落板用電極33a、33bと内部電極31a、31bとを内部電極31a、31bの短辺方内の電流の流れにより、内部電路31a、31bの短辺方向の電流の流れによる自己インダクタンスを低減でき、かつ長辺方向の電流の流れによる相互インダクタンスを低減でき、かつ長辺方向の電流の流れによる相互インダクタンスを低減でき、そのため、セラミックコンデンサ29に生じる総合イングタンスを乗常に低く胸対することができ、非常に高速でスイッチングする回路モジュールに使用した場合においても、ノイズ発生による電圧レベルの変動に起因する回路の誤動作を生じることがなくなる。

[0042]また、図5(a)および(b)に、本発明の請求項2に係るセラミックコンデンサの他の構成例を示す。図5(a)は本発明の請求項2に係るセラミックコンデンサ35の横断面図であり、図の中央付近の破断線の両側で異なる断面を扱わしている。また、同図(b)は緩断面図である。

【0043】図5において、36はコンデンサ部を有するチップ本体であり、多数の誘電体母認別を視向して構成されている。このチップ本体36内には、チップ本体36を構成する誘電体磁器層の間に長方形状の内部電極37a、37bを介装してコンデンサ部38を形成している。ここで、図5(a)におけるAも長方形状の内部電極37a、37bの短辺の長さを示し、Bも同じく長辺の長さを示している。そして、このセラミックコンデンサ35においても、内部電極37a、37bの短辺と長辺の長さの比A/Bを0.5以下としている。

【0044】また、チップ本体36の底面には、外部の電 気回路基板の配線に接続するための一対の基板用電極39 a、39bを形成している。この一対の基板用電極39a、 39 b も、図示したようにチップ本体36の1つの主面(底 面) のみに形成してもよいし、一部をその主面から他の 主面に回り込ませて形成してもよい。また、必要とする 電極形状に応じて底面の一部のみに設けてもよく、その 一部から他の主面に回り込ませたものとしてもよい。 【0045】そして、長方形状の内部電極37a、37bの 長辺のほぼ中央部にそれぞれその一部を延設した突起部 40 40 a、40 bを形成し、その突起部40 a、40 b内に、基板 用電極39a、39bと内部電極37a、37bとを接続するた めの導体を内部に充填したビアホール41a、41bを配設 している。ここで、内部電極37aと基板用電極39aを接 続するピアホール41aは、内部電極37aから延設された 突起部40aを貫通するように形成されていて、他方の内 部電極37bを貫通することはないので、ピアホール41a と内部電極37 b との間の絶縁は確保されている。また、 内部電極37bを接続するビアホール41bと内部電極37a

ル41a、41bも、その幅をDとしたときの<D<B/2となるように設定している。なお、交配部40a、40bの幅や長さ、ならびに突起配40a、40b内でのビアホール41a、41bの位置、すなわち内部電幅37a、37bの長辺からピアホール41a、41bまでの距離は、必要とするコンデンサの容量や寸法、インダクタンス等に応じて適宜設定するが、可能な範囲で短く設定することが、インダクタンスを低くできるという点で好ましい。

[0046] このようなセラミックコンデンサ35における充電電液や放電電流などの内部電振37a、37b中を流れる電流の向きは、図4に示した例とほぼ同様になる。 従って、セラミックコンデンサ29と同じ作用効果により総合インダクタンスを非常に低く抑制することができる。

[0047] なお、上配の本発明のセラミックコンデン サ23、29、35においてはチップ本体内に一連のコンデン サ部を有する構造を示したが、チップ本体内に並列もし くは直列あるいは直並列に複数のコンデンサ部を有して いてもよく、その場合にも同様に低インダクタンスのセ 20 ラミックコンデンサを得ることができる。

【0048】チップ本体24、30、36を構成する誘電体磁 器間には、種々の誘電体材料を用いることができ、例え ばBaTiO₃、、LaTiO₃、、CaTiO₃、 NdT iO₃、 MgTiO₃、、SrTiO₃、、CaZrO₃、 SrSnO₃、 BaTiO₃にNb₂ Os、 Ta Os、 ZnO、CoO等を添加した組成物、 BaTi 〇₃の構成原子であるBaをCaで、TiをZrやSn て部分的に個換した固溶体等のチタン酸パリウム系材料 や、 Pb(Mg」、Nbz。3)〇3、 Pb(Fe, N d、 Nb)の。系ベロブスカイト型構造化合物、 Pb

(M, N b) O₃ ポペロノスパイトを砂点において (Mg 1/3 N b2/3) O₃ 一P b T i O₃ 等の 2 成分条 組成物、P b (Mg 1/2 N b2/3) O₃ 一P b T i O₃ 一P b (Mg 1/2 N b2/3) O₃ 一P b (Mg 1/2 N b2/3) O₃ 一P b (Mg 1/2 N b2/3) O₃ 一P b (Mg 1/2 N b2/3) O₃ 一P b (Mg 1/2 N b2/3) O₃ 一P b (Mg 1/2 N b2/3) O₃ 一P b (Mg 1/2 N b1/2) O₃ 等の 3 成分系組成物、あるいはそれらにMnO、MnO2.C u O、B a T i O。等を添加したもの等の鉛系リラクサー材料などが挙げられる。チップ本体24、30、35の形成 0 に際しては、これらの誘電体粉末をパインダーと十分に 混合したスリップからセラミックグリーンシートに成形したものを使用する。

めの導体を内部に充填したピアホール41a、41bを配設 している。ここで、内部電極37aと基板用電極39aを接 統するピアホール41aは、内部電極37aから延設された 突起部40aを質適するように形成されていて、他方の内 部電極37bを費適することはないので、ピアホール41a と内部電極37bを費適するピアホール41bと内部電極37a で入りが出版27bで表がするピアホール41bと内部電極37a と内部電極37bを接続するピアホール41bと内部電極37a をの間も同様に絶縁が確保されている。また、アホー をの間も同様に絶縁が確保されている。また、ピアホー により、所望の内部電極25a、25b、31a、31b、37 a、37bを形成する。

【0050】また、基板用電極27a、27b、33a、33 b、39a、39bを形成する材料は内部電極と同様であ り、導電性ペーストとしてチップ本体24、30、36の底面 に塗布して焼成することにより、所望の基板用電極27 a、27b、33a、33b、39a、39bを形成する。あるい は、スパッタリング等の薄膜形成法による導体膜によっ て形成してもよい。また、このようにして形成した電極 膜に、さらにメッキ法によりNi、Ni-Sn、Au等 のメッキ膜を析出させてもよい。 【0051】これらの基板用電板27a、27b、33a、33

b、39a、39bの厚さは、20μm以下とするとさらにイ ンダクタンスが低下するといった点で好ましい。そし て、基板用電極27a、27b、33a、33b、39a、39bの 各々は、外部の回路モジュール基板に、その基板上の接 続ランドなどを介して半田などを用いて接続される。 [0052] ピアホール34a、34b、41a、41bは、図 3あるいは図5に示したように長方形状の内部電極31 a、31b、37a、37bの長辺のほぼ中央部に形成する。 これらのピアホールの形成に当たっては、まずセラミッ クグリーンシートの所定の位置に、後から印刷する内部 電極パターンのほぼ中央部に長辺方向に沿って列状に並

ぶように穴加工 (スルーホール加工) を施す。この穴加 エは、MPS (マルチ・パンチング・システム) 装置な

どを使用して行なう。

【0053】次に、スルーホールを形成したグリーンシ ート上に、導電性ペーストを所定の内部電極パターン形 状に印刷する。この内部電極パターンには、基板用電極 33 a または39 a に接続される内部電極31 a または37 a と 30 なるパターンと、基板用電極33bまたは39bに接続され る内部電極31bまたは37bとなるパターンとのそれぞれ 2種類を用いる。これら内部電極パターンの印刷に際し ては、内部電極と接続されるピアホールとなるスルーホ ール部分には、導電性ペーストの一部がスルーホールの 淵に掛かるように、スルーホールの径と同じ程度の大き さの中抜きを施して印刷する。一方、他方の内部電極と 接続されないスルーホール部分には、内部電極とピアホ ールとの電気的な導通を避けて絶縁性を確保するため、 スルーホール端部から所定のマージン(間隙)を設定し 40 て、図2 (a) に示した内部電極31aのように印刷す る。このマージンは印刷あるいは積層時のずれを見込ん で設定されるが、通常は 150μmより小さくなると絶縁 不良を起こしやすい傾向があるため、それ以上に設定す ることが好ましい。但しこの数値は、内部電極パターン の印刷精度や印刷後のグリーンシートの積層精度、誘電 体および内部電極の材質の選定、ピアホール形成の際の 導体のにじみ等により異なるため、それらに応じて適宜 選択すれば良い。なお、スルーホールすなわちピアホー

12 形である必要はなく、所望の特性を有すれば、三角形、 四角形、六角形等の多角形や楕円形などの種々の形状で

あってもよい。

[0054]次いで、上記のスルーホール加工と内部電 極パターン印刷を施したグリーンシートを、2種類の内 部電極パターンが交互に積層されてコンデンサ部30、36 が形成されるように所定数積層する。その後、互いに繋 がって細長い空洞を形成したスルーホール部に、基板用 電極33a、33bまたは39a、39bと内部電極31a、31b または37a、37bとを接続するための導体を、スクリー ン印刷・エッチングブレート印刷等の方法によって充填 する。この導体の材料は、安定して電気的導通を確保で きれば特に限定はないが、内部電極と同種の材料を用い ると、焼成時の収縮の違いによる接続不良が発生せず接 統部が一体化して良好な導通特性が得られる点で好まし い。このようにして導体が充填されたスルーホールは、 焼成後に基板用電極と内部電極とを接続するピアホール となる。なお、ピアホール34 a 、34 b および41 a 、41 b の長さはインダクタンスの発生に関与し、ピアホールが 20 長くなるに従ってピアホールの持つ自己インダクタンス が増加するため、なるべく短くすることが好ましい。 【0055】また、内部電極25a、25bに引出部28a、 28bを形成して基板用電極27a、27bと接続するセラミ ックコンデンサ23では、前述のように、それぞれ内部電 極25a、25bを形成する際にその長辺のほぼ中央部を延 設することによって引出部28 a、28bを形成し、そのよ うな 2 種類の内部電極パターンが印刷されたグリーンシ ートを交互に所定数積層する。

【0056】そして、必要に応じてチップ本体の上部の ブランク層となるセラミックグリーンシートを積層し、 熱圧着した後で所定のサイズに切断し、脱バインダーを

行なった後に焼成する。 [0057] 焼成後に、パレル研磨を行なってチップ本 体の角面を研磨した後、チップ本体の主面に端部が露出 している引出部またはピアホールに対して一対の基板用 電極を形成する。この基板用電極は、前述のように導電 性ペーストを用いて形成してもよく、あるいはスパッタ リング等の薄膜形成法によって形成してもよい。

【0058】以下に、本発明のセラミックコンデンサの 具体例を示す。

[例1] 本例においては、図1に示した構成の、本発明 の請求項1に係るセラミックコンデンサを作製した。 【0059】まず、誘電体磁器層の材料としてPMN (Pb (Mg_{1/3} Nb_{2/3}) O₃) を主成分とする鉛系 リラクサー材料粉末を用意し、それをアクリル系樹脂の バインダーと混合して得られたスリップを用いて、ドク タープレード法によって厚さ30μmのセラミックグリー ンシートを成形した。

【0060】このセラミックグリーンシートに、Agま **ルの形状および上記所定のマージンの形状は必ずしも円 50 たはAg/Pdからなる導電性ベーストを用いて、スク** リーン印刷法により長方形状の内部電極パターンを印刷 した。この内部電極パターンの寸法は、内部電極の短辺 の長さA= 0.8mm、長辺の長さ(幅)B= 3.2mm、 短辺と長辺の長さの比A/B=0.25となり、厚さが2~ $4 \mu m$ となるようにした。また、同時に長辺方向のほぼ 中央部から垂直にグリーンシート端部まで、約 200μm の幅で引出部を設けた。

[0061]次いで、引出部が互いに内部電極の反対側 の長辺にくるように、2種類の内部電極パターンを印刷 したグリーンシートを交互に5枚ずつ積層した後、さら にその上下にマージン部分となるグリーンシートを積層

【0062】このように積層したグリーンシートを熱圧 着して一体化した後、長さ4.15mm、幅2.23mmのチッ プに切断した。これを乾燥機により 300℃で脱パインダ ーした後、950 ℃、3.5 時間の条件で焼成して、長さ 3,2mm、幅 1.6mm、厚さ 0.7mmのチップ本体を作 製した。

【0063】このチップ本体をパレル研磨にかけて角面 を研磨した後、引出部が露出した側面に、Agからなる 導電性ベーストを用いてディップ方式で塗布して基板用 電極パターンを形成した。これを乾燥後に、600℃、10 分間の条件で焼き付け工程を通し、さらに 5 μm厚のN i メッキ膜と2μm厚のSn-Pbメッキ膜を形成して*

14 * 基板用電極を形成し、セラミックコンデンサ試料Aを得 t-.

【0064】このようにして得た試料Aについて、測定 器YHP4274Aを用いて周波数1kHz、電圧1Vの時 の静電容量を測定した後、測定器YHP4191Aを用いて 共振周波数を測定し、共振周波数foと静電容量Cとイ ンダクタンスLの関係式 fo=1/2π√(L・C)よ りインダクタンスを算出した。その結果、試料Aが有す るインダクタンスは、0.250 n Hと非常に小さいもので 10 あった。

【0065】これに対し、比較例として図6に示した構 造の長さ 3.2mm、幅 1.6mm、厚さ 1.0mmのコンデ ンサについて同様にインダクタンスを測定したところ、 1.0~1.5 nHのインダクタンスを有しており、本発明 のセラミックコンデンサが極めて低インダクタンスであ ることが確認できた。

【0066】 (例2) 次に、〔例1〕 と同様にしてセラ ミックコンデンサ試料を作製するに当り、内部電極の短 辺の長さAおよび長辺の長さBを変えて、表1に示すよ うに短辺と長辺の長さの比A/Bの異なる試料B~Hを 得た。これらについて〔例1〕と同様にしてインダクタ ンスを求めたところ、表1に示した結果が得られた。 [0067]

【表1】

試料	* B	*C	*D	Е	F	G	Н
内部電極 A/B比	0.8	0. 7	0.6	0. 5	0.4	0.3	0. 2
インダクタンス(nH)	0.852	0. 742	0.598	0. 464	0. 337	0. 261	0. 244

*は本発明の範囲外の試料を示す。

【0068】表1の結果より、内部電極の短辺と長辺の 長さの比A/Bが 0.5以下のコンデンサ試料E~Hであ れば、インダクタンスを 0.5 n H以下と小さく抑制で き、実用上使用可能であることが確認できた。

【0069】 (例3) 次に、〔例1〕 と同様にしてセラ ミックコンデンサ試料を作製するに当り、引出部の幅と 内部電極の長辺の長さの比C/Bの異なる試料I~Oを※ ※得た。

【0070】 これらについて〔例1〕 と同様にしてイン ダクタンスを求めたところ、表2に示した結果が得られ

[0071]

【表2】

試料	* [*J	к	L	М	N	0
引出部幅の比 C/B	0.7	0.6	0.5	0.4	0. 3	0. 2	0.1
インダクタンス (nH)	0.755	0. 631	0.488	0. 364	0. 285	0. 277	0. 265

* は本発明の範囲外の試料を示す。

【0072】表2の結果より、本実施例のセラミックコ ンデンサにおいては、試料K~Oであればインダクタン スを 0.5nH以下とすることができ、好ましい結果とな ったことがわかる。

した構成の、本発明の請求項2に係るセラミックコンデ ンサを作製した。

【0074】まず、誘電体磁器層の材料としてPMNを 主成分とする鉛系リラクサー材料粉末を用意し、それを [0073] [例4] 次に、本例においては、図3に示 50 アクリル系樹脂のパインダーと混合して得られたスリッ プを用いて、ドクターブレード法によって厚さ30μmの セラミックグリーンシートを成形した。

[0075] このセラミックグリーンシートの所定の位 図に、MPS装置を使用して、後から印刷する内部電極 バターンの長辺のほぼ中央部に直径 120μmのスルーホ ールを1個ずつ計2個加工した。

ールを1個9 2 ar cmm.LUC.2。
「0076」にのスルーホール加工を施したグリーンシートに、AgまたはAg/Pdからなる導電性ベストを用いて、スクリーン印刷技により長方形状の内部電極パケーンを印刷した。この内部電極パケーンの寸法は、内部電極の短辺の長さ(幅) B=3.2 mm、短辺と長辺の長さの比A/B=0.5 %となり、厚さが2~4 μmとなるようにした。また、ピアホールと接続する部分には、導電性ベーストの一部がスルーホールの間に掛かるようにスルーホール径と同じ直径120μmの中抜きを設け、ピアホールと接続しない部分には、スルーホールの周囲にそれぞれ150μmのマージンを取って直径540μmの中坡きを設けた。

【0077】次いで、上記2つのビアホールに交互に導通するように、2種類の内部電極パケターンを印刷したグ 20 リーンシートを交互に5枚ずつ積層した後、細長い空間となったスルーホールに、内部電極と同じAgまたはAg/Pdからなる導電性ペーストを充填した。

【0078】 このように積耐したグリーンシートを熱圧 着して一体化した後、長さ4.15mm、幅2.23mmのチッ ブに切断した。これを乾燥成こより 300℃で脱パインダ した後、950℃、3.5 時間の条件で焼成して、長さ 3.2mm、幅 1.6mm、原さ 0.7mmのチップ本体を作 数した。

【0079】このチップ本体をバレル研網にかけて角面 30 を研磨した後、ビアホールの端部が露出した底面に、A まからなる導電性ペーストを用いてスクリーン印刷法により基板用電極パターンを印刷した。この基板用電極パターンは、図3 (c) に示した一対の長方形状のものとし、その寸法は基板用電極の長さが 3.2mm、幅が 0.4 mmとなるようにし、厚さは20μmとなるようにした。これを乾燥後に、600℃、10分間の条件で焼き付け工程を通し、さらに5μm厚のNiメッキ酸と2μm厚のSn-Pbメッキ酸を形成して基板用電電を形成し、セラミックコンデンサ試料Pを得た。40

[0080] このようにして得た試料Pについて〔例 1] と同様にしてインダクタンスを求めたところ、0.19 0 nHとなり、試料Aと比較してさらに小さいことが確 認できた。

【0081】 (例5) 次に、本例においては、図5に示 した構成の、本発明の請求項2に係るセラミックコンデ ンサを作製した。

[0082]まず、誘電体磁器層の材料としてPMNを 主成分とする鉛系リラクサー材料粉末を用意し、それを アクリル系樹脂のパインダーと混合して得られたスリッ 50 に手間がかかったり工数が増えたりする場合がある。従

16

プを用いて、ドクターブレード法によって厚さ30μmの セラミックグリーンシートを成形した。

【0083】このセラミックグリーンシートの所定の位置に、MPS装置を使用して、後から印刷する内部電極 パターンの長辺のほぼ中央部から延設した長方形状の突 起部と重なるように、直径 120μmのスルーホールを1 個ずつ計2個加工した。

【0084】このスルーホール加工を施したグリーンシートに、AgまたはAg/Pdからなる専電性ペーストを用いて、スクリーン印刷地により長方形状の内部電極パターンの寸法は、内部電極の短辺の長さA=0.8mm、長辺の長さ。(幅)B=3.2mm、短辺と長辺の長さの比A/B=0.85km、ビアホールと接続する部分には、短辺の長さ0.2mm、長辺の長さ0.3mmとなるようにした。また、ビアホールと接続する部分には、短辺の長さ0.2mm、長辺の長さ0.3mmとなる長方形状の突起部を同時に印刷した。

【0085】次いで、上配2つのビアホールに交互に導通するように、2種類の内部電板パターンを印刷したグ リーンシートを交互に5枚ずつ積層した後、無長い空間となったスルーホールに、内部電極と同じAgまたはAg/Pdからなる導電性ペーストを充填した。

【0086】このように積層したグリーンシートを熱圧 着して一体化した後、長さ4.15mm、幅2.23mmのチッ ブに切断した。これを乾燥機により 300℃で脱パインダ した後、950℃、3.5時間の条件で焼成して、長さ 3.2mm、幅 1.6mm、厚さ 0.7mmのチップ本体を作 製した。

【10087】このチップ本体をパレル研磨にかけて角面を研磨した後、ビアホールの機能が露出した底面に、Agからなる導電性ペーストを用いてスクリーン印刷法とり基板用電極パターンを印刷した。この基板用電極パターンは、図3(c)に示した一対の長方形状のものとし、その寸法は基板用電極の長さが3.2mm、幅が0.4mmとなるようにし、厚さは20μmとなるようにした。これを乾燥後に、600℃、10分間の条件で焼き付け工程を通し、さらに5μm厚のNiメッキ版と2μm厚のSn-Pbメッキ服を形成して基板用電極を形成し、セラミックコンデンサ試料及を滑た。

40 [0088] このようにして得た試料Qについて〔例 1] と同様にしてインダクタンスを求めたところ、0.20 0 n Hとなり、試料Aと比較してさらに小さいことが確認できた。

(0089) なお、本発明の請求項2に係るセラミック コンデンサは、請求項1に係るセラミックコンデンサに 比較してインダクタンスをよりから、できるが、作数に 当たってグリーンシートにピアホール加工を行なう必要 があることや、チップ本体の底面に一対の基板用電極を 形成するのに治長を必要とすることなどから、不作既 に手間がかかったり工数が増えたりする場合がある。従 17

って、それらも考慮して、必要とするインダクタンスや 容量などから最適な構成を選択することが好ましく、そ れにより幅広い要求に対する対応が可能となる。

[0090]

【発明の効果】以上詳述したように、本発明のセラミックコンデンサによれば、誘電体経歴がと長方形状の内部 昭極とを交互は韓団と下形成されたコンデンサ部において、内部電極の短辺と長辺の長さの比A/Bを 0.5以下 とするとともに、チップ本体の主面上に形成された一対 の基版用電低と内部電極を検索する引出性のかった一対 ホールを内部電極の長辺のほぼ中央部に配設し、かつ引出部の個Cを0 くC B / 2 またはビアホールの怪Dを 0 く口 く聞く 2 とした韓成とすることにより、コンデンサに発生する総合インダクタンスを非常に小さく抑制することができ、極めて低インダクタンスとしたセラミックコンデンサを提供することができた。

【0091】また、本発明のセラミックコンデンサによれば、非常に高速化された回路モジュールにおいてもノイズ発生による電圧レベルの変動に起因する誤動作を引き起こさない、極めて低インダクタンスとした面実装タイプのセラミックコンデンサを提供することができた。そのため、高速化された回路モジュールの動作を安定化することが可能となり、さらなる高速化に対応できるようになる。

[0092] さらに、本発明の請求項1に係るセラミックコンデンサによれば、その作製に当たって従来の積層 セラミックコンデンサと比べて特別な工程を必要としないため、低インダクタンスのセラミックコンデンサを低コストで製造することが可能である。

【図面の簡単な説明】

【図1】 (a) および(b) は、本発明のセラミックコンデンサの構成例を示す横断面図及び縦断面図である。 【図2】 (a) へ (c) は、それな本発明のセラミックコンデンサの構成例における電流の向きを説明する横断面図ならびに縦断面図および縦断面図である。

【図3】 (a) ~ (c) は、それぞれ本発明のセラミッ

(**2**8)



クコンデンサの他の構成例を示す横断面図、縦断面図お

よび底面図である。
【図4】 (a) ~ (c) は、それぞれ本発明のセラミッ
クコンデンサの他の構成例における電流の向きを説明する機断面図ならびに縦断面図および縦断面図である。

18

【図5】 (a) および (b) は、本発明のセラミックコンデンサの他の構成例を示す横断面図および縦断面図である。

【図6】 (a) および(b) は、従来のセラミックコン 10 デンサの構成を示す横断面図および緩断面図である。 【図7】 (a) および(b) は、従来の他のセラミック

[図7] (a) およひ(b) は、従来の他のセラミッコンデンサの構成を示す横断面図および縦断面図である。

【図8】従来の他のセラミックコンデンサの構成を示す 縦断面図である。

【図9】従来の他のセラミックコンデンサの構成を示す 機断面図である。

【図10】(a) および(b) は、従来の他のセラミックコンデンサの構成を示す分解斜視図および横断面図で

නව.
【符号の説明】
23、29、35・・・・・・・・・・セラミック
コンデンサ
24、30、36・・・・・・・・・・・チップ本体
25a、25b、31a、31b、37a、37b···内部電極
26、32、38・・・・・・・・・・・コンデンサ
部
27a、27b、33a、33b、39a、39b・・・基板用電極
28a、28b····································
34a、34b、41a、41b・・・・・・・ピアホール
· · · · · · · · · · · · · · · · · · ·

A・・・・内部電極の短辺の長さ B・・・・内部電極の長辺の長さ C・・・・引出部の幅

D・・・・・ピアホールの径

30

[図9]



